ID do artigo: 000093572 Tipo de conteúdo: Errata Última revisão: 28/11/2023

Por que o exemplo de design do O-RAN Intel® FPGA IP não suporta o simulador da Aldec Riviera para o dispositivo F-Tile Intel Agilex® no software Intel® Quartus® Prime Pro Edition v22.4 e anteriores?

Ambiente

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema no software Intel® Quartus® Prime Pro Edition v22.4 e anteriores, o exemplo de projeto do O-RAN Intel® FPGA IP não suporta o simulador da Aldec Riviera para o dispositivo Intel Agilex® (F-Tile).

Resolução

Não há nenhuma solução alternativa atualmente.
Esse problema está programado para ser corrigido em uma versão futura do software Intel® Quartus® Prime Pro Edition.

Produtos relacionados

Este artigo aplica-se a 5 produtos

FPGAs e FPGAs SoC Intel® Agilex™ 7 série F
FPGAs Intel® Arria® 10 e FPGAs SoC
FPGA Intel® Stratix® 10 GX
FPGA Intel® Stratix® 10 MX
FPGA Intel® Stratix® 10 TX

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.