ID do artigo: 000093574 Tipo de conteúdo: Solução de problemas Última revisão: 17/10/2023

Por que eu vejo avisos ao executar o Design Assistant no exemplo de projeto multitaxa F-Tile PMA/FEC Direct PHY para a variante de base 50G-1 e 400G-8?

Ambiente

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema na versão 22.3 do software Intel® Quartus® Prime Pro Edition, você pode ver os seguintes avisos críticos do Design Assistant ao executar o exemplo de projeto multitaxa PMA/FEC Direct PHY F-Tile para as variantes de base 50G-1 e 400G-8.

  • CDC-50001 de 1 bit transferência assíncronos não sincronizadas
  • CDC-50002 de transferência assíncronos de 1 bit com restrições insuficientes
  • Reconvergência de múltiplos sincronizadores de redefinição assíncrono em diferentes domínios de reset
Resolução

Os avisos não são prejudiciais e podem ser ignorados com segurança.
Este problema está programado para ser corrigido na versão futura do software Intel® Quartus® Prime Pro Edition

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs e FPGAs SoC Intel® Agilex™ 7

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.