ID do artigo: 000093820 Tipo de conteúdo: Solução de problemas Última revisão: 29/11/2023

Por que eu recebo um erro ao simular o DMA multicanal R-Tile Intel® FPGA IP para exemplo de projeto PCI Express para Intel® Agilex™ dispositivos usando o simulador VCS?

Ambiente

    Intel® Quartus® Prime Pro Edition

OS Independent family

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema no software Intel® Quartus® Prime Pro Edition versão 22.4, um erro será observado ao tentar simular a Intel® FPGA IP de DMA multicanal R-Tile para o exemplo de projeto do PCI Express usando o simulador VCS.

A informação de erro abaixo será vista:

INFO: 497636 ns iniciando a leitura do DMA... H2D

INFO: redefinição de fila 500949 ns... Feito

INFO: 501149 ns esperando pelo writeback MSI-X para leitura DMA........

FATAL: Simulação de 400000 ns interrompida devido à inatividade!

FALHA: Simulação interrompida devido a um erro fatal!

FALHA: simulação interrompida devido a um erro!

$finish chamada do arquivo "./.. /.. //.. /.. /ip/pcie_ed_tb/dut_pcie_tb_ip/intel_rtile_pcie_tbed_100/sim/altpcietb_g3bfm_log.v", linha 144.

Resolução

Não existe trabalho para esse problema.

Esse problema está programado para ser corrigido em uma versão futura do software Intel® Quartus® Prime Pro Edition.

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.