ID do artigo: 000093986 Tipo de conteúdo: Solução de problemas Última revisão: 15/11/2024

Existe um erro da sintaxe ao usar o arquivo VHDL do ip ALTMULT_COMPLEX FPGA?

Ambiente

    Intel® Quartus® Prime Standard Edition
    ALTMULT_COMPLEX Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema na versão 22.1 ou anterior do Software Quartus® Prime Standard Edition, o arquivo VHDL gerado para o IP ALTMULT_COMPLEX FPGA, <ip_variation_name>.vhd, contém erros de sintaxe.

O uso dos arquivos IP gerados na linguagem VHDL é impossível.

Resolução

Como uma solução alternativa, o usuário deve gerar o IP no idioma HDL Verilog.

Produtos relacionados

Este artigo aplica-se a 7 produtos

FPGA de baixo consumo Intel® Cyclone® 10
FPGAs Intel® MAX® 10
FPGAs Cyclone® IV
FPGAs Cyclone® V e FPGAs SoC
FPGAs Arria® II
FPGAs Arria® V e FPGAs SoC
FPGAs Stratix® V

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.