Descrição
Devido a um problema de SDC no exemplo de projeto de HDMI Intel® FPGA IP Tile F com o Link de taxa fixa (FRL), uma restrição de SDC destinada a gerar perfis de reconfiguração, faz com que o estágio de ajuste desfaça mais tempo durante a compilação.
Resolução
Um patch está disponível para corrigir esse problema para o software Intel® Quartus® Prime Pro Edition versão 22.3.
Baixe e instale o Patch 0.45 a partir dos seguintes links:
- Versão 22.3 do Patch 0.45 para Windows (.exe)
- Versão 22.3 Patch 0.45 para Linux (.run)
- Leiame para a versão 22.3 do Patch 0.45 (.txt)
Um patch está disponível para corrigir esse problema para o Intel® Quartus® Software Prime Pro Edition versão 22.4.
Baixe e instale o Patch 0.28 a partir dos seguintes links:
- Versão 22.4 do Patch 0.28 para Windows (.exe)
- Versão 22.4 patch 0.28 para Linux (.run)
- Leiame para a versão 22.4 do Patch 0.28 (.txt)
Esse problema foi corrigido a partir da versão 23.1 do software Intel® Quartus® Prime Pro Edition.