ID do artigo: 000094233 Tipo de conteúdo: Mensagens de erro Última revisão: 04/06/2025

Aviso crítico (19519): a atribuição de instância "POWER_UP_LEVEL" no registro "*|dcfifo_component|auto_generated|wrptr_g[5]", na partição reconfigurável "*", é ignorada. A condição inicial não é garantida durante a reconfiguração parcial

Ambiente

    Intel® Quartus® Prime Pro Edition
    FIFO Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema nas versões 22.4 ou anteriores do Software Quartus® Prime Pro Edition, você pode ver este aviso crítico ao incluir o FIFO IP em uma partição de projeto de reconfiguração parcial (PR).

Resolução

Este aviso pode ser ignorado com segurança, desde que as instâncias DCFIFO ou SCFIFO IP tenham sua porta de redefinição (aclr ou sclr) habilitada e que essa redefinição seja afirmada antes da partição do projeto entrar no modo do usuário.

Este problema está programado para ser resolvido em uma versão futura do software Quartus® Prime Pro Edition.

Produtos relacionados

Este artigo aplica-se a 3 produtos

FPGAs Intel® Stratix® 10 e FPGAs SoC
FPGAs Intel® Arria® 10 e FPGAs SoC
FPGA Intel® Cyclone® 10 GX

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.