ID do artigo: 000094247 Tipo de conteúdo: Errata Última revisão: 28/11/2023

Por que o exemplo de projeto da CPRI Intel® FPGA IP para variantes 24 G com o dispositivo Intel® Stratix® 10 L/H-Tile falha ao usar o simulador Xcelium* de cadência?

Ambiente

    Intel® Quartus® Prime Pro Edition
    CPRI Intel®
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema na Intel® Quartus® Prime Pro Edition Software versão 22.4 ou anterior, você pode ver o exemplo de projeto CPRI Intel® FPGA IP para variantes de 24 G com o dispositivo Intel® Stratix® 10 L/H-Tile não consegue simular ao usar o simulador Cadence Xcelium*.

Resolução

Não há solução alternativa para este problema.
Esse problema está programado para ser corrigido em uma versão futura do software Intel® Quartus® Prime Pro Edition.

Produtos relacionados

Este artigo aplica-se a 5 produtos

FPGA Intel® Stratix® 10 GX
FPGA Intel® Stratix® 10 MX
FPGA Intel® Stratix® 10 NX
FPGA Intel® Stratix® 10 SX SoC
FPGA Intel® Stratix® 10 TX

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.