O Spread Spectrum Clocking é mencionado pela JEDEC e nossa documentação afirma que o loop de E/S bloqueado por fase (PLL) usado pela Interfaces de memória externa Intel® FPGA IP suporta o clock de espectro de difusão. Isso pode levá-lo a uma conclusão de que você pode usar o Clocking spread spectrum para as Interfaces de memória externa Intel® FPGA IP.
O Spread Spectrum Clocking (SSC) não é suportado com as Interfaces de memória externa Intel® FPGA IP devido à perspectiva de encerramento do tempo.
As Interfaces de memória externa Intel® FPGA IP do usuário gude serão atualizadas com essas informações.