ID do artigo: 000094483 Tipo de conteúdo: Solução de problemas Última revisão: 17/06/2023

Por que o Intel® FPGA IP Ethernet de velocidade tripla falha para velocidades de 10 M/100M quando o MAC está configurado para FIFO de 8 bits?

Ambiente

    Intel® Quartus® Prime Pro Edition
    Ethernet de velocidade tripla Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido Intel® FPGA IP problema no transmissor do ethernet de velocidade tripla Intel® FPGA IP e do ethernet de velocidade tripla F-Tile, o design falha quando a única variante MAC está configurada para um FIFO de 8 bits.

Resolução

Este problema é corrigido no software Intel® Quartus® Prime Pro Edition versão 23.1.

Produtos relacionados

Este artigo aplica-se a 11 produtos

FPGAs e FPGAs SoC Intel® Agilex™ 7
FPGAs Arria® II
FPGAs Arria® V e FPGAs SoC
FPGAs Intel® Arria® 10 e FPGAs SoC
FPGAs Cyclone® IV
FPGAs Cyclone® V e FPGAs SoC
FPGAs Intel® Cyclone® 10
FPGAs Intel® MAX® 10
FPGAs Intel® Stratix® 10 e FPGAs SoC
FPGAs Stratix® IV
FPGAs Stratix® V

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.