ID do artigo: 000094504 Tipo de conteúdo: Mensagens de erro Última revisão: 02/12/2024

Por que vejo mensagens de aviso durante a compilação de projeto do Serial Lite IV FPGA IP usando o Software Quartus® Prime Pro Edition versão 23.1?

Ambiente

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema na versão 23.1 do Software Quartus® Prime Pro Edition, você poderá ver as seguintes ou semelhantes mensagens de aviso ao compilar os projetos Serial Lite IV FPGA IP destinados aos dispositivos Stratix® 10 e Agilex™ 7:

  • Aviso (14284): sintetizou os seguintes nós
  • Aviso (14285): sintetizou os seguintes nós do tipo RAM
  • Aviso (14320): nó de distância sintetizado "*|inst_sl4_phy|inst_ehip_xcvr*|tx_ready_sync_fifo|dcfifo_component|auto_generated|fifo_lutram|dataout_wire[0]"
  • Aviso (14320): nó de distância sintetizado "*|inst_sl4_phy|inst_ehip_xcvr*|CORREÇÃO DE ESCRIVANINHA. PCSDIRECT.rx_pcs64_dsk_inst|lane_loop[*].lane_delay|sm0|rdata[*]"

É seguro ignorar essas mensagens.

Resolução

Nenhuma solução alternativa é necessária. Não está afetando a funcionalidade.


Este problema é corrigido na versão 23.3 do Software Quartus® Prime Pro Edition.

Produtos relacionados

Este artigo aplica-se a 2 produtos

FPGAs Intel® Stratix® 10 e FPGAs SoC
FPGAs e FPGAs SoC Intel® Agilex™ 7

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.