ID do artigo: 000094550 Tipo de conteúdo: Solução de problemas Última revisão: 16/06/2025

Por que meu registro AXI-Lite está acessando o analisador de pacotes PTP do SUBsistema Ethernet IP falhando no Modo de clocking assíncrono de 10 G?

Ambiente

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema na versão 23.1 do software Quartus® Prime Pro Edition, o registro AXI-lite acessa o parser de pacote PTP do Subsistema Ethernet IP falhará no modo de clock de 10 G assíncrono se o clock do caminho de dados AXI-ST for mais lento que o clock AXI-Lite.

Resolução

Para contornar esse problema, certifique-se de que o clock AXI-Lite seja mais lento do que o clock do caminho de dados AXI-ST.
Este problema foi corrigido a partir da versão 24.1 do software Quartus® Prime Pro Edition.

Produtos relacionados

Este artigo aplica-se a 2 produtos

FPGAs e FPGAs SoC Intel® Agilex™ série I
FPGAs e FPGAs SoC Intel® Agilex™ 7 série F

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.