ID do artigo: 000094588 Tipo de conteúdo: Solução de problemas Última revisão: 07/11/2023

Por que o kit de ferramentas de depuração para o IP R-Tile Avalon® Streaming Intel® FPGA IP para PCI Express* e o IP R-Tile Intel® FPGA Compute Express Link (CXL) falha ao abrir após uma reconfiguração de FPGA?

Ambiente

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema na versão 23.2 ou anterior do software Intel® Quartus® Prime Pro Edition, você pode observar o erro abaixo ao abrir o kit de ferramentas de depuração para a Intel® FPGA IP de transmissão de Avalon® R-Tile para PCI Express* e o IP R-Tile Intel® FPGA Compute Express Link (CXL) depois de usar o kit de ferramentas de depuração e executar uma reconfiguração de FPGA.

master_read_32: esta transação não foi concluída em 60 segundos. O System Console está desistindo

Resolução

Para contornar esse problema, execute um ciclo de energia FPGA após usar o kit de ferramentas de depuração, antes de executar uma reconfiguração de FPGA.

Esse problema está corrigido a partir da Intel® Quartus® Software Prime Pro Edition versão 23.3.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs e FPGAs SoC Intel® Agilex™ série I

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.