ID do artigo: 000094608 Tipo de conteúdo: Solução de problemas Última revisão: 31/10/2023

Por que eu vejo mensagens de Aviso Crítico (23469) para o meu dispositivo de Intel Agilex® 7 com o Avalon Streaming Intel® FPGA IP F-Tile para o projeto PCI Express* ao usar o software Intel® Quartus® Prime Pro Edition versão 23.1?

Ambiente

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Você pode ver mensagens de aviso críticas da geração lógica do Quartus® Tile como as seguintes em seu dispositivo Intel Agilex® 7 com Avalon® de streaming em bloco F Intel® FPGA IP para projeto PCI Express* ao usar o software Intel® Quartus® Prime Pro Edition versão 23.1.

Aviso crítico (23469): o dut block|dut|pcie_hip_top_f_inst|pcie_hip_bb_f_inst|f_ux_inst0|x_bb_f_ux_tx não estabeleceu os seguintes parâmetros

Info (23470): txeq_main_tap de parâmetros

Info(23470): txeq_post_tap_1 de parâmetros

Info (23470): txeq_pre_tap_1 de parâmetros

Info(23470): txeq_pre_tap_2 de parâmetros

Aviso crítico (23469): o dut block|dut|pcie_hip_top_f_inst|pcie_hip_bb_f_inst|f_ux_inst0|x_bb_f_ux_rx não definiu os seguintes parâmetros

Info (23470): rx_ac_couple_enable de parâmetros

Info(23470): rx_onchip_termination do parâmetro

Info(23470): rxeq_dfe_data_tap_1 de parâmetros

Info (23470): rxeq_hf_boost de parâmetros

Info (23470): rxeq_vga_gain de parâmetros

Resolução

Para remover os avisos do transmissor, você deve adicionar restrições semelhantes às seguintes. Observe que o Avalon® Streaming Intel® FPGA IP para PCI Express* substituirá esses valores durante o processo de treinamento de link.

set_instance_assignment -name HSSI_PARAMETER "txeq_main_tap=0" -to hip_serial_tx_p_out0 -entity pcie_ed

set_instance_assignment -name HSSI_PARAMETER "txeq_pre_tap_1=0" -to hip_serial_tx_p_out0-entity pcie_ed

set_instance_assignment -name HSSI_PARAMETER "txeq_pre_tap_2=0" -to hip_serial_tx_p_out0 -entity pcie_ed

set_instance_assignment -name HSSI_PARAMETER "txeq_post_tap_1=0" -to hip_serial_tx_p_out0 -entity pcie_ed

Para remover os avisos do receptor, você deve adicionar restrições semelhantes às seguintes.

set_instance_assignment -name HSSI_PARAMETER "rxeq_dfe_data_tap_1=0" -to hip_serial_rx_p_in0 -entity pcie_ed

set_instance_assignment -name HSSI_PARAMETER "rxeq_hf_boost=32" -to hip_serial_rx_p_in0 -entity pcie_ed

set_instance_assignment -name HSSI_PARAMETER "rxeq_vga_gain=32" -to hip_serial_rx_p_in0 -entity pcie_ed

set_instance_assignment -name HSSI_PARAMETER "rx_ac_couple_enable=ENABLE" -to hip_serial_rx_p_in0 -entity pcie_ed

set_instance_assignment -name HSSI_PARAMETER "rx_onchip_termination=RX_ONCHIP_TERMINATION_R_2" -to hip_serial_rx_p_in0 -entity pcie_ed

Esse problema será corrigido em uma versão futura do software Intel® Quartus® Prime Pro Edition.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs e FPGAs SoC Intel® Agilex™ 7

1

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.