ID do artigo: 000094656 Tipo de conteúdo: Mensagens de erro Última revisão: 17/10/2023

Erro(14566): o Fitter não pode colocar <amount> componente(s) de periferia devido a conflitos com as restrições existentes (<amount> LVDS_CHANNEL(s)</amount></amount>

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Você verá o erro "Error(14566): o Fitter não pode colocar <amount> componente(s) de periferia devido a conflitos com as restrições existentes (<amount> LVDS_CHANNEL(s)) " ao tentar compilar um projeto com TX LVDS SERDES que cobrem vários bancos.

    O erro é visto se os canais não são colocados no mesmo banco que o PLL como o primeiro mapeado para o bloco DE IP SERDES. Por exemplo, os pinos são atribuídos aos bancos 3B, 3C e 3D, com o clock de referência para o PLL atribuído a um pino CLK no banco 3C.

    O acordo é como abaixo:

    3A: tx_data[0.15]

    3B: tx_data[16.38]

    3C: tx_data[39.51]

    Resolução

    Entre em contato com seu engenheiro de aplicativo local para obter a solução alternativa para este problema e cotar a ID do bug: 15012251590.

    Esse problema está programado para ser corrigido em uma versão futura do software Intel® Quartus® Prime Pro Edition.

    Produtos relacionados

    Este artigo aplica-se a 2 produtos

    FPGAs Intel® Stratix® 10 e FPGAs SoC
    FPGAs Intel® Arria® 10 e FPGAs SoC

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.