ID do artigo: 000094703 Tipo de conteúdo: Solução de problemas Última revisão: 02/05/2023

Por que Intel Agilex® 7 soC FPGA não acessa todo o espaço de memória EMIF do HPS?

Ambiente

    Intel® Quartus® Prime Pro Edition

u-boot-socfpga

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a® um problema com o you-boot-spl (u-boot-socfpga-v2022.07 e versão anterior) para Intel Agilex 7 SoC FPGA, quando o HPS EMIF é definido como Taxa trimestral no HPS EMIF IP GUI e conversor de meia taxa (HRC) é habilitado automaticamente pelo HPS EMIF, você pode ver que o espaço de meia-memória superior está sobreposição com o espaço de meia memória inferior.

O problema resultaria na falha de leitura e gravação de memória em U-Boot, Linux ou falha na inicialização do sistema.

Por exemplo, se o HPS EMIF estiver definido como 2 GB, você sempre receberá os mesmos dados do endereço X em 1 GB mais baixo e o endereço X+0x4000_0000 em 1 GB mais alto, como 0x1000_0000 e 0x5000_0000. Tanto a HPS quanto o mestre de interface F2H verão o mesmo sintoma.

Resolução

O problema foi corrigido em u-boot-socfpga-v2022.10. Você pode atualizar o U-Boot para esta versão ou a versão mais recente.

para você-boot-socfpga-v2022.07 e a versão anterior, você pode aplicar a seguinte alteração para corrigi-la:

https://github.com/altera-opensource/u-boot-socfpga/commit/9357894a21f4125f14db4e28910b371a4031a818

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs e FPGAs SoC Intel® Agilex™ 7

1

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.