ID do artigo: 000094752 Tipo de conteúdo: Solução de problemas Última revisão: 12/10/2023

Por que eu vejo erros de FCS ou CRC em um parceiro de link ou testador Ethernet quando o "Loopback de cliente de pacote" está habilitado no meu exemplo de projeto Ethernet F-tile Intel® FPGA Hard IP?

Ambiente

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema na versão 23.1 do software Intel® Quartus® Prime Pro Edition, você poderá ver erros de FCS ou CRC em um parceiro de link ou testador Ethernet quando o "Packet Client Loopback" é habilitado no exemplo de projeto do Intel® FPGA Hard IP Ethernet F-tile.

Resolução

Para contornar esse problema, escreva 32 h0000_0000 no registro de cfg_rom_pkt_gap_addr (compensação de 0x1C). Para o exemplo de projeto de instância IP única, este registro pode ser encontrado com deslocamento absoluto 0x0010_001C.
Esse problema foi corrigido a partir da versão 23.2 do software Intel® Quartus® Prime Pro Edition.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs e FPGAs SoC Intel® Agilex™ 7

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.