Descrição
Devido a um problema nas versões 23.1 ou anteriores do software Quartus® Prime Pro Edition, nenhuma saída de vídeo HDMI é exibida ao integrar o HDMI FPGA IP 2.0 TX e o HDMI FPGA IP 2.1 RX em um projeto.
Isso ocorre porque o módulo bitec_hdmi_measure_vid/bitec_hdmi_scramble/bitec_hdmi_split_add/bitec_hdmi_symb_delay tem o mesmo nome de módulo entre o HDMI FPGA IP 2.0 e o HDMI FPGA IP 2.1, mas o código RTL é diferente.
Resolução
Para contornar esse problema:
Renomeie a biblioteca de compilação para um nome diferente nos arquivos qip para o HDMI FPGA IP 2.0 e o HDMI FPGA IP 2.1.
Este problema foi corrigido a partir da versão 23.4 do Software Quartus® Prime Pro Edition.