ID do artigo: 000094886 Tipo de conteúdo: Errata Última revisão: 28/11/2023

Por que o projeto configurado multi-IP 10 G, incluindo o Intel® FPGA IP Ethernet F-tile, falha em "Geração de suporte lógico" ao implementar várias instâncias?

Ambiente

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema na Intel® Quartus® Prime Pro Edition Software versão 23.1, você pode ver uma falha de "Geração de lógica de suporte" com seu projeto, incluindo a Intel® FPGA IP Ethernet F-tile configurada, falha em "Geração de lógica de suporte" ao implementar várias instâncias.

Resolução

Não há nenhuma solução alternativa disponível.
Esse problema está programado para ser corrigido em uma versão futura do software Intel® Quartus® Prime Pro Edition.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs e FPGAs SoC Intel® Agilex™ 7

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.