ID do artigo: 000094887 Tipo de conteúdo: Solução de problemas Última revisão: 13/06/2025

Por que a o_rx_pcs_ready da Ethernet F-Tile FPGA IP não afirmada em casos PAM4 com PMA REFCLK definidas como variantes de 312,5 MHz falham com PCS pronto para baixo quando a atribuição VSR é habilitada no QSF do projeto?

Ambiente

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema na versão 23.1 do Software Quartus® Prime Pro Edition, a o_rx_pcs_ready da PI Ethernet F-Tile não é afirmada em casos PAM4 com PMA REFCLK definida como variantes de 312,5 MHz falham com PCS pronto para baixo quando a atribuição VSR é habilitada no QSF de projeto.

Resolução

Para contornar esse problema, desabilite a atribuição VSR no QSF do projeto.
Este problema está programado para ser corrigido em uma versão futura do software Quartus® Prime Pro Edition.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs e FPGAs SoC Intel® Agilex™ 7

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.