ID do artigo: 000094936 Tipo de conteúdo: Solução de problemas Última revisão: 16/05/2025

Por que posso ver sinais de tx_pll_locked ou tx_ready afirmados com meu projeto de transceptor F-Tile FPGA Agilex™ 7 ao usar o Software Quartus® Prime Pro Edition versões 23.1 e anteriores?

Ambiente

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um bug no Software Quartus® Prime Pro Edition versões 23.1 ou anteriores, alguns transmissores F-Tile podem permanecer em redefinição, o que resulta na tx_pll_locked ou tx_ready sinais sendo permanentemente desdecedidos .

Esse problema intermitente pode ser visto com alguns arquivos de programação de projeto compilados pelo Software Quartus® Prime Pro Edition, mas não com outros. Ela afeta apenas os projetos do Software Quartus® Prime Pro Edition que usam mais de um FPGA F-Tile Agilex™ 7.

Resolução

Para corrigir esse problema nas versões 22.4 e 23.1 do Software Quartus® Prime Pro Edition, instale os seguintes patches:

Para resolver esse problema nas versões 22.3 e anteriores do Software Quartus® Prime Pro Edition, você deve atualizar seu projeto para o Software Quartus® Prime Pro Edition versão 22.4 ou 23.1 e instalar o patch correspondente.

Este problema será corrigido em uma revisão futura do software Quartus® Prime Pro Edition.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs e FPGAs SoC Intel® Agilex™ 7

1

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.