ID do artigo: 000094985 Tipo de conteúdo: Mensagens de erro Última revisão: 19/05/2023

Por que Intel Agilex® simulação de design de exemplo IP em 7 EMIF falha na Intel® Quartus® versão 19.1 do software prime standard edition para dar suporte ao simulador VHDL Aldec* Riviera* ?

Ambiente

    Software de projeto Intel® Quartus® Prime
    Ferramentas de simulação Intel® FPGA
    Interfaces de memória externa Intel® Stratix® 20 FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema no software Intel® Quartus® Prime Standard Edition versão 19.1, você pode encontrar falhas de simulação para a versão mais antiga do simulador Aldec* Riviera* VHDL.

Resolução

Recomendado para usar o simulador Aldec* Riviera* VHDL versão 2020.04 para o software Intel® Quartus® Prime Standard Edition versão 19.1 em diante.

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.