ID do artigo: 000095013 Tipo de conteúdo: Mensagens de erro Última revisão: 23/05/2023

Por que a Intel Agilex® 7 DDR4 IP EMIF Traffic Generator 2 de ciclo ocioso e o contador de loop ocioso têm uma incompatibilidade?

Ambiente

  • Software de projeto Intel® Quartus® Prime
  • Componente de depuração de interfaces de memória externa Intel® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Devido a um problema no software Intel® Quartus® Prime Pro Edition versão 20.4 e anterior, o número de ciclos ociosos entre loops sucessivos no Gerador de tráfego EMIF 2.0 (TG2) não é igual ao contador de loop quando o número de leituras ou gravações é 1. Esse problema só ocorre quando o número de loops é maior que 2, pois a recarga do contador de loop ocioso é feita incorretamente. O número de ciclos ociosos entre loops é um a menos do que o contador de loop ocioso.

    Resolução

    Este problema é corrigido no software Intel® Quartus® Prime Pro Edition versão 21.1 em diante.

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.