ID do artigo: 000095014 Tipo de conteúdo: Mensagens de erro Última revisão: 29/05/2023

Por que o Intel Agilex® 7 FPGA DDR4 IP EMIF 2.0 afirma incorretamente o sinal de falha?

Ambiente

  • Software de projeto Intel® Quartus® Prime
  • Componente de depuração de interfaces de memória externa Intel® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Devido a um problema no software Intel® Quartus® Prime Pro Edition versão 20.4, quando o usuário configurou o TG2 para habilitar o modo WORM, retornar ao endereço inicial e o número de loops for superior a 1, se uma falha for observada pelo TG2, ele não afirmará que ocorrerá um sinal de falha e o tempo de espera ocorrerá. Isso ocorre quando o TG2 entra no estágio de leitura direcionada para realizar outra leitura no endereço de falha e não sai do palco.

    Resolução

    Este problema é corrigido a partir do software Intel® Quartus® Prime Pro Edition versão 21.1.

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.