ID do artigo: 000095018 Tipo de conteúdo: Mensagens de erro Última revisão: 12/11/2024

Erro(22728): a síntese é executada em projeto com IP Tile, por exemplo <... > mas a lógica de suporte não foi gerada.

Ambiente

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Você pode ver esta mensagem de erro na etapa de síntese, quando o projeto usa . arquivo bdf para instanciar o IP Tile ou você não possui a etapa de compilação da Geração lógica do bloco Quartus®.

Resolução

O arquivo .bdf não é um método suportado para instanciar o IP do bloco.

Para evitar esse erro, instancie o IP do bloco usando um arquivo Verilog ou VHDL e execute a etapa de compilação da Geração lógica do bloco Quartus®.

1

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.