ID do artigo: 000095018 Tipo de conteúdo: Mensagens de erro Última revisão: 10/05/2024

Erro(22728): a síntese é executada em projeto com IP Tile, por exemplo <... > mas a lógica de suporte não foi gerada.

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Você pode ver esta mensagem de erro na etapa de síntese, quando o projeto usa o arquivo .bdf para instanciar o IP do bloco.

    Resolução

    Para evitar esse erro, use um arquivo Verilog ou VHDL para instanciar o IP do bloco.

    O arquivo .bdf não é suportado para instanciar o IP do bloco.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.