Descrição
Devido a um problema na Intel® Quartus® Prime Pro Edition Software versão 23.1 ou anterior, um erro será observado ao compilar a Intel® FPGA IP de DMA multicanal H-Tile para o exemplo de projeto de PCI Express* com configuração de canal 1 DMA.
Erro de HDL do Verilog no intel_pcie_prefetch_desc_fifo.sv(0): a direção da seleção de partes é oposta na direção do índice de prefixo
Erro de VERilog HDL ou VHDL no intel_pcie_prefetch_desc_fifo.sv(0): o índice ** está fora do intervalo (**:**) para '**'
Resolução
Esse problema está programado para ser corrigido em uma versão futura do software Intel® Quartus® Prime Pro Edition.