ID do artigo: 000095205 Tipo de conteúdo: Manutenção e desempenho Última revisão: 07/11/2023

Por que o registro ainda existe no Resource Property Editor depois que eu desabilito os "dados por registro de atraso" no parâmetro Ip do DSP de ponto fixo nativo Intel® Arria® 10 FPGA?

Ambiente

    Intel® Quartus® Prime Standard Edition
    DSP de ponto fixo nativo Intel® Arria® 10 FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema com o Editor de propriedadede recursos no Intel® Quartus® Prime Standard Edition versão 18.1 ou anterior, quando você usa o Native Fixed Point DSP Intel® Arria® 10 FPGA IP e desabilitado "dados por registro de atraso" nas configurações do parâmetro, você ainda pode ver o registro no Editor de propriedade de recursos.

O IP é implementado corretamente, o que não é exibido no Editor de Propriedade de Recursos.


Resolução

Esse problema está programado para ser corrigido em uma versão futura do software Intel® Quartus® Prime Standard Edition.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs Intel® Arria® 10 e FPGAs SoC

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.