ID do artigo: 000095548 Tipo de conteúdo: Solução de problemas Última revisão: 23/04/2024

Como posso usar o sinal refclock_status no Agilex™ 7 F-Tile Reference and System PLL Clocks FPGA IP no Software Quartus® Prime Pro Edition versão 23.2?

Ambiente

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    O sinal de saída refclock_status no Agilex™ 7 F-Tile Reference and System PLL Clocks FPGA IP no Software Quartus® Prime Pro Edition versão 23.2 não funciona.

    Resolução

    Você não deve usar o sinal de saída refclock_status . Se você quiser saber o status do clock de referência de PLL do sistema, você pode inferir isso monitorando se os sinais out_systempll_synthlock_[n] tx_pll_locked[n], tx_ready[n], e rx_ready[n] sinais afirmam alto.

    Este problema está corrigido a partir da versão 23.3 do Software Quartus® Prime Pro Edition.

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    FPGAs e FPGAs SoC Intel® Agilex™ 7

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.