ID do artigo: 000095586 Tipo de conteúdo: Errata Última revisão: 12/11/2024

Por que minha variante E-Tile com reconfiguração dinâmica habilitada no Subsistema Ethernet FPGA IP falha em simular corretamente com o simulador VCS do Synopsys*?

Ambiente

    Intel® Quartus® Prime Pro Edition
    Interfaces
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema na versão 23.2 do software Quartus® Prime Pro Edition, as variantes E-tile com reconfiguração dinâmica habilitada no Subsistema Ethernet FPGA IP não simularão corretamente ao usar o simulador VCS Synopsys*. A simulação não será concluída.

Esse problema não afeta outras ferramentas de simulação suportadas.

Resolução

Para contornar esse problema, adicione o comutador "-debug_access+all" à seção USER_DEFINED_ELAB_OPTIONS do arquivo "run_vcs.sh" contido no nome do projeto de <example>/diretório do example_testbench.

Este problema foi corrigido na versão 24.2 do software Quartus® Prime Pro Edition.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs e FPGAs SoC Intel® Agilex™ 7

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.