Devido a um problema no software Intel® Quartus® Prime Pro Edition versão 23.2, o exemplo de projeto de uma variante F-Tile com portas FHT habilitadas no subsistema Ethernet Intel® FPGA IP não funcionará corretamente quando direcionado para um Kit de desenvolvimento do transceptor SoC Intel Agilex® 7 FPGA série I (4x F-Tile).
Para solucionar esse problema, execute as etapas mostradas abaixo:
1.) Abra o arquivo hw_hssi_ss_f_top.qsf encontrado no nome <example do projeto>/hardware_test_design diretório
2.) Mude a atribuição do pino para i_clk_ref[0] da seguinte forma:
DE: set_location_assignment PIN_R14 para i_clk_ref[0]
PARA: set_location_assignment PIN_P13 para i_clk_ref[0]
3.) Compile novamente seu projeto no software Intel® Quartus® Prime Pro Edition
4.) Use a GUI do controlador de clock do kit de desenvolvimento para definir o valor de Si5394 (U118), OUT3 para 156,25 MHz
5.) Programe seu projeto no kit de desenvolvimento
Esse problema foi corrigido na versão 23.3 do software Intel® Quartus® Prime Pro Edition.