ID do artigo: 000095590 Tipo de conteúdo: Errata Última revisão: 03/10/2023

Por que as variantes F-Tile com o classificador PTP e Tx PTP habilitados no Subsistema Ethernet Intel® FPGA IP falham ao compilar ao usar o simulador Synopsys* VCS?

Ambiente

    Intel® Quartus® Prime Pro Edition
    Interfaces
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema na versão 23.2 do software Intel® Quartus® Prime Pro Edition, as variantes F-Tile com o classificador de pacotes PTP e PTP habilitados no subsistema Ethernet Intel® FPGA IP falharão ao usar o simulador Synopsys* VCS.

Esse problema não afeta outros simuladores suportados.

Resolução

Para contornar esse problema, adicione o comutador "-ignore initializer_driver_checks" à seção USER_DEFINED_ELAB_OPTIONS do arquivo run_vcs.sh encontrado no nome do projeto de <example>/example_testbench.

Esse problema foi corrigido na versão 23.3 do software Intel® Quartus® Prime Pro Edition.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs e FPGAs SoC Intel® Agilex™ 7

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.