ID do artigo: 000095615 Tipo de conteúdo: Mensagens de erro Última revisão: 20/05/2024

Erro interno: subsistema: TILEIP, arquivo: /quartus/db/tileip/tileip_writer.cpp, linha:3784

Ambiente

    Intel® Quartus® Prime Pro Edition

Windows 11, 64-bit*

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

A Ethernet de baixa latência de 50 G F-Tile FPGA Soft IP falhará ao compilar devido ao uso de uma restrição "vsr-mode=VSR_MODE_LOW_LOSS", causando um erro de compilação no Software Quartus® Prime Pro Edition versão 23.2.

Abaixo estão as capturas de imagem de erro.

Resolução

Para contornar esse problema, altere a configuração alt_e50_f_hw.qsf de acordo com vsr_mode=VSR_MODE_LOW_LOSS na versão 23.2 do Software Quartus® Prime Pro Edition.

Produtos relacionados

Este artigo aplica-se a 2 produtos

Kits de desenvolvimento do FPGA Intel® Agilex™ série I
FPGAs e FPGAs SoC Intel® Agilex™ 7

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.