ID do artigo: 000095755 Tipo de conteúdo: Solução de problemas Última revisão: 28/07/2023

Por que o erro de precisão de registro de tempo de projetos PTP com a Ethernet 25 G Intel® Stratix® 10 FPGA IP é maior do que o esperado?

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • Intel® FPGA IP MAC Ethernet e Função PHY de 25-Gbps e baixa latência IP-10GEUMAC
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Devido a um problema na versão 22.4 do software Intel® Quartus® Prime Pro Edition, os projetos PTP usando a Ethernet 25 G Intel® Stratix® 10 FPGA IP podem observar valores de erro de precisão de registro de tempo mais altos em simulação e hardware.

    Esse problema afetará as taxas de 10 G e 25 G.

    Resolução

    Para contornar esse problema no software Intel® Quartus® Prime Pro Edition v22.4, compense o erro de precisão do registro de tempo adicionando o seguinte valor sobre o valor de latência RX PMA configurado no 0xB06 CSR register (RX_PTP_PMA_LATENCY):

    - Modo 25 G: Adicione 2,56ns (um ciclo de clock clk_rxmac)

    - Modo 10 G: adicione 6,4ns (um ciclo de clock clk_rxmac)

    Este problema foi corrigido na versão 23.1 do software Intel® Quartus® Prime Pro Edition.

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    FPGAs Intel® Stratix® 10 e FPGAs SoC

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.