Por que o erro de precisão de registro de tempo de projetos PTP com a Ethernet 25 G Intel® Stratix® 10 FPGA IP é maior do que o esperado?

Devido a um problema na versão 22.4 do software Intel® Quartus® Prime Pro Edition, os projetos PTP usando a Ethernet 25 G Intel® Stratix® 10 FPGA IP podem observar valores de erro de precisão de registro de tempo mais altos em simulação e hardware.

Esse problema afetará as taxas de 10 G e 25 G.

Para contornar esse problema no software Intel® Quartus® Prime Pro Edition v22.4, compense o erro de precisão do registro de tempo adicionando o seguinte valor sobre o valor de latência RX PMA configurado no 0xB06 CSR register (RX_PTP_PMA_LATENCY):

- Modo 25 G: Adicione 2,56ns (um ciclo de clock clk_rxmac)

- Modo 10 G: adicione 6,4ns (um ciclo de clock clk_rxmac)

Este problema foi corrigido na versão 23.1 do software Intel® Quartus® Prime Pro Edition.