Descrição
Devido a um problema na Intel® Quartus® Prime Pro Edition Software versão 23.2 ou anterior, você pode ver que o Visualizador de rede de clock no Analisador de tempo exibe incorretamente certos sinais de dados como clocks básicos.
Este problema surge quando o Analisador de temporização detecta uma restrição SDC definindo os ventiladores de clock para as portas de dados e de clock. É importante observar que esse comportamento não afeta a análise de cronometragem dos caminhos relacionados.
Este problema afeta apenas os dispositivos Intel® Stratix® 10.
Resolução
É seguro ignorar clocks originários de pinos de dados, conforme relatado no Visualizador de rede de clock.