ID do artigo: 000095841 Tipo de conteúdo: Solução de problemas Última revisão: 31/10/2023

Por que o exemplo de projeto do Intel Agilex® 7 F-Tile PMA/FEC Direct PHY Intel® FPGA IP falha ao usar o software Intel® Quartus® Prime Pro Edition versão 23.1?

Ambiente

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema no software Intel® Quartus® Prime Pro Edition versão 23.1, o Intel Agilex® 7 F-Tile PMA/FEC Direct PHY Intel® FPGA IP configurado para gerar um exemplo de projeto RSFEC 544/514 de 400 G com FHT PAM4 de 4 400 G e 4 vias de PMA RSFEC 544/514 não conseguirá simular.

Resolução

Para contornar esse problema no software Intel® Quartus® Prime Pro Edition versão 23.1, altere o atributo selecionado do modo de loopback FHT de Desabilitado para o modo SERIAL_EXT_LOOPBACK e gere novamente o IP.

Este problema é corrigido no Intel® Quartus® Software Prime Pro Edition versão 23.2.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs e FPGAs SoC Intel® Agilex™ 7

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.