ID do artigo: 000095886 Tipo de conteúdo: Solução de problemas Última revisão: 07/12/2024

Por que o relatório de compilação exibe 0,9 V para a tensão do VCCL_HPS, independentemente da configuração VCCL_HPS Value no dispositivo Stratix® 10 SX?

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Devido a um problema na versão 23.2 ou anterior do Software Quartus® Prime Pro Edition, os pinos de todos os pacotes do relatório de compilação exibem incorretamente 0,9 V para a coluna de tensão para VCCL_HPS, independentemente da configuração VCCL_HPS Value nas configurações do sistema de processador rígido Stratix® 10.

    Por exemplo, mesmo que você defina VCCL_HPS Valor para SmartVID, todos os pinos do pacote do Relatório de compilação exibem incorretamente 0,9 V na coluna de tensão para VCCL_HPS.

    Resolução

    Ignore a tensão VCCL_HPS exibida nos pinos de todos os pinos do pacote do relatório de compilação no dispositivo Intel® Stratix® 10 SX. Você pode conectar VCCL_HPS pinos a 0,9 V, 0,94 V ou SmartVID selecionados nas configurações de parâmetro do Hard Processor System Intel® Stratix® 10.

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    FPGAs Intel® Stratix® 10 e FPGAs SoC

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.