ID do artigo: 000095892 Tipo de conteúdo: Documentação e informações do produto Última revisão: 10/10/2023

Existem algum problema no Guia do usuário do ASMI Parallel II Intel® FPGA IP?

Ambiente

    Software de projeto Intel® Quartus® Prime
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Sim. Há alguns nomes de portas incorretos, uma nota incorreta e algumas portas em falta.

(1) Há as seguintes portas na Figura 1 e na Tabela 2:

  • qspi_dataout (Figura 1) , fqspi_dataout (Tabela 2)
  • qspi_dclk
  • qspi_scein
  • avl_csr_addr
  • avl_csr_rddata
  • avl_csr_rddata_valid
  • avl_mem_addr
  • avl_mem_rddata_valid
  • avl_mem_byteenble

Mas isso está incorreto. Os nomes de portas corretos são os seguintes:

  • qspi_pins_data
  • qspi_pins_dclk
  • qspi_pins_ncs
  • avl_csr_address
  • avl_csr_readdata
  • avl_csr_readdatavalid
  • avl_mem_address
  • avl_mem_readdatavalid
  • avl_mem_byteenable

(2) Há a nota 3 para a interface do conduíte na Tabela 2, que diz: "Disponível quando você habilitar o parâmetro Desabilitar a interface de interface de serial ativa dedicada."
Mas está incorreto. A descrição correta está "Disponível quando você habilita o parâmetro de interface Habilitar pinos SPI".

(3) Há as seguintes portas ausentes na Tabela 2:

SinalLarguraDireçãoDescrição
atom_ports_dclk1SaídaConecta-se à dclk do bloco ASMI
atom_ports_ncs 1 ~ 3SaídaConecta a sce do bloco ASMI
atom_ports_oe1SaídaConecta-se ao oe do bloco ASMI
atom_ports_dataout 4SaídaO atom_ports_dataout gera os dados para o pino de dados AS através do bloco ASMI.

Para o Intel® Arria® 10, Intel® Cyclone® 10 GX, Arria® V, Arria® V GZ, Cyclone® V e Stratix® V, conecta-se atom_ports_dataout[0:3] ao data0out, data1out, data2out, data3out do bloco ASMI.

Para Intel® Cyclone® 10 LP, Cyclone®IV GX, Cyclone®IV E, Stratix® IV, Arria® II, Arria® II GZ, conecta-se atom_ports_dataout[0] ao desenvolvimento do Bloco ASMI.
atom_ports_dataoe4SaídaConecta atom_ports_dataoe[0:3] a data0oe, data1oe, data2oe, data3oe do ASMI Block
atom_ports_datain4EntradaO atom_ports_datain recebe os dados do pino de dados AS através do bloco ASMI.

Para o Intel® Arria® 10, Cyclone®10 GX, Arria® V, Arria® V GZ, Cyclone® V e Stratix® V, conecta-se atom_ports_datain[0:3] ao data0in, data1in, data2in, data3in do bloco ASMI.

Para Intel® Cyclone® 10 LP, Cyclone® IV GX, Cyclone® IV E, Stratix® IV, Arria® II, Arria® II GZ, conecta-se atom_ports_datain[1] ao data0out do bloco ASMI.
Resolução

Essas portas estão disponíveis quando você habilita o parâmetro Desabilitar a interface de serial ativa dedicada.

Produtos relacionados

Este artigo aplica-se a 8 produtos

FPGAs Arria® V e FPGAs SoC
FPGAs Intel® Arria® 10 e FPGAs SoC
FPGAs Cyclone® IV
FPGAs Cyclone® V e FPGAs SoC
FPGAs Intel® Cyclone® 10
FPGAs Intel® MAX® 10
FPGAs Stratix® IV
FPGAs Stratix® V

1

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.