ID do artigo: 000095913 Tipo de conteúdo: Solução de problemas Última revisão: 08/08/2023

Por que o relógio não está em execução em meu projeto quando eu uso a Intel® FPGA IP de controle de clock?

Ambiente

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema na Intel® Quartus® Software Prime Pro Edition versão 22.2, você pode ver o clock que entrada para o Intel® FPGA IP de Controle de clock não está funcionando. Este problema ocorre quando você habilita o recurso Habilitar o clock no Intel® FPGA IP de controle de clock e impulsionar a porta ena baixa.

Este problema afeta apenas projetos destinados a dispositivos Intel® Stratix® 10 ou Intel Agilex® 7.

Resolução

Para contornar esse problema, defina o "Tipo de habilitação do clock" no Intel® FPGA IP de controle de clock para o nível raiz.

Esse problema foi corrigido a partir da Intel® Quartus® Software Prime Pro Edition versão 22.3.

Produtos relacionados

Este artigo aplica-se a 2 produtos

FPGAs Intel® Stratix® 10 e FPGAs SoC
FPGAs e FPGAs SoC Intel® Agilex™ 7 série F

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.