Devido a um problema na versão 21.3 do software Intel® Quartus® Prime Pro Edition, o relógio de hora do Intel® FPGA IP dia Ethernet IEEE 1588 pode observar um erro de precisão de 2ns esperado em pps_pulse_per_second saída em modo de precisão avançada quando a frequência selecionada do clock de varredura da IOPLL for mais de 1/2 da frequência do clock do período. Para um clock de verificação de 100 MHz, você pode observar o problema com uma frequência do clock de período inferior a 200 MHz. O modo básico de precisão não é afetado por este problema.
Para contornar esse problema, especifique a frequência do clock da varredura para metade da frequência do clock do período ou menos.
Para o clock do período de 156,25 MHz, escolha um clock de varredura com uma frequência de 78,125 MHz ou inferior.
Para o clock do período de 125 MHz, escolha um clock de varredura com uma frequência de 62,5 MHz ou inferior.
Este problema foi corrigido na versão 23.3 do software Intel® Quartus® Prime Pro Edition.