Por que vejo violações de temporização nos clocks de referência e pll de sistema F-Tile Intel FPGA IP ao usar o Intel® Quartus® Software Prime Pro Edition versão 23.2 em dispositivos Intel Agilex® 7?

Devido a um problema na Intel® Quartus® Software Prime Pro Edition versão 23.2 dos clocks PLL de referência e sistema F-Tile Intel® FPGA IP para dispositivos Intel Agilex® 7, você pode ver violações de temporização semelhantes às seguintes.

Slack -2.925

De Node pll|systemclk_f_0|x_sip|d_cnoc_0_count[5]

Para nó pll|systemclk_f_0|x_sip|d_refclk_0_count[2]

Inicialize o altera_int_osc_clk de clock

top_auto_tiles de clock de trava | z1577b_x5_y0_n0|hdpldadapt_rx_chnl_21~maib_ss_lib/s0_170_1__core_periphery__data_to_core[63]

Relação 0.800

Inclinação do relógio -2.673

Atraso de dados 1.027

A violação de tempo pode ser vista ao desmarcar a #i "Refclk" está ativa nas opções de referência F-Tile e clocks PLL do sistema Intel® FPGA IP.

Um patch está disponível para corrigir esse problema para o software Intel® Quartus® Prime Pro Edition versão 23.2. Baixe e instale o patch 0.17 dos seguintes links:

• Software Intel® Quartus® Prime Pro Edition v23.2 Patch 0.17 para Windows (.exe)
• Software Intel® Quartus® Prime Pro Edition v23.2 Patch 0.17 para Linux (.run)
• Leiame para Intel® Quartus® Software Prime Pro Edition v23.2 Patch 0.17 (.txt)

Esse problema está programado para ser corrigido em uma versão futura do Software Intel® Quartus® Prime Pro Edition.