ID do artigo: 000096286 Tipo de conteúdo: Solução de problemas Última revisão: 17/04/2024

Por que o projeto do transceptor FHT Tile F falha na fase de "Geração de lógica de suporte" quando o parâmetro "Select FHT Lane PLL refclk source" é definido como "REF_TO_GND" como padrão?

Ambiente

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema na versão 23.2 do Software Quartus® Prime Pro Edition, você pode ver falha na fase de "Geração de lógica de suporte" quando o parâmetro de origem refclk de via FHT Select é definido para REF_TO_GND como padrão.

Resolução

Para contornar esse problema na versão 23.2 do Software Quartus® Prime Pro Edition, selecione a fonte de refclk PLL de via FHT para PLL_100_MHZ ou PLL_156_MHZ.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs e FPGAs SoC Intel® Agilex™ 7

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.