ID do artigo: 000096317 Tipo de conteúdo: Solução de problemas Última revisão: 14/05/2025

Aviso(332060): Nó: MEM0_DQS_P[0] foi determinado como um relógio, mas foi encontrado sem uma atribuição de clock associada

Ambiente

    Intel® Quartus® Prime Pro Edition
    Interfaces de memória externa Intel® Stratix® 20 FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Você poderá ver o aviso ao compilar o Agilex™ 7 FPGA IP EMIF série M.

Resolução

O nome do clock do DQS deve ser *dqs_t e *dqs_c no módulo superior para associar o DQS como sinais de clock.
Por exemplo
inout [ 4:0] MEM0_DQS_P,
inout [ 4:0] MEM0_DQS_N,
inout [ 4:0] MEM0_dqs_t,
inout [ 4:0] MEM0_dqs_c,

Esse problema está previsto para ser corrigido em uma versão futura do software Quartus® Prime Pro Edition.

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.