Por que eu vejo erros de bits no lado TX do meu PMA F-Tile e variante IP multitaxa FPGA FEC Direct PHY quando configurado para o modo direto pma 100G-4 nos transceptores FGT?

Devido a um problema na versão 23.1 do software Quartus® Prime Pro Edition, você pode encontrar erros de bits no lado TX do seu PMA F-Tile e variante IP Multirate FPGA FEC Direct PHY quando configurado para o modo direto pma de 100 G-4 nos transceptores FGT se a variante estiver fisicamente colocada no f-tile para que esteja usando o Hard IP 200 G do F-tile.

Este problema não acontece na variante direta do FEC 100G-4 ou em qualquer outra variante, independentemente da taxa ou do modo.
Para determinar se sua variante direta do PMA 100G-4 está usando o Hard IP 200G do F-tile, execute as seguintes etapas:

1. ) Abra o <project_name>.tlg.rpt
2. ) Localize o seu canal de transmissão e determine se ele foi colocado no HARD IP 200G do bloco

Por exemplo:
-- BB_F_EHIP_TX dut|directphy_f_dr_0|U_sec_profile29|sec_profile_29|dphy_hip_inst|persystem[0].perehip_tx[0].tx_ehip.x_bb_f_ehip_tx
--Localização; z1577b_x393_y166_n0.ehip200g_st_x1_6_tx

Para contornar esse problema, execute as seguintes leituras e gravações no barramento "reconfig_pdp" do IP:

1. ) Registro de leitura 0x6000 para todos os canais (4) da variante 100 G
2. ) Escreva bits [6:3] do registro para 4'b0010. Deixe os bits restantes do registro inalterados

Por exemplo, se o registro 0x6000 ler novamente 0x00380080 então escreva este registro com 0x00380090 valor, conforme mostrado abaixo

% reg_write 0x06000 0x00380090
% reg_write 0x16000 0x00380090
% reg_write 0x26000 0x00380090
% reg_write 0x36000 0x00380090

Este problema está programado para ser corrigido em uma versão futura do software Quartus® Prime Pro Edition.