ID do artigo: 000096450 Tipo de conteúdo: Solução de problemas Última revisão: 06/10/2025

Por que o exemplo de projeto do Tipo3 do R-Tile IP para Compute Express Link* (CXL*) reporta uma mensagem de UVM_FATAL ao executar uma simulação?

Ambiente

    Intel® Quartus® Prime Pro Edition

OS Independent family

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema na versão 23.1 do Software Quartus® Prime Pro Edition, você pode observar a seguinte mensagem de erro ao simular o R-Tile IP para Compute Express Link* (CXL*) exemplo de projeto do tipo 3:

UVM_FATAL /cxltyp3ddr_tb_23p1_acs/tb/verif/tb_top/cxl_tb_top.sv(255) @ 100000.000ns: o repórter [cxl_tb_top_initialize] linkup Gen5 falhou. Timeout!!!!

Resolução

Para contornar este problema, atualize para uma versão mais recente do Avery BFM e instale um patch para o software Intel® Quartus® Prime Pro Edition versão 23.1.

  1. Atualizar a versão do Avery BFM para apciexactor-2.5b.cxl;
  2. Baixe e instale o patch 0.08 dos seguintes links:

Este problema está corrigido a partir da versão 23.2 do software Quartus® Prime Pro Edition.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs e FPGAs SoC Intel® Agilex™ série I

1

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.