ID do artigo: 000096495 Tipo de conteúdo: Mensagens de erro Última revisão: 12/06/2024

Por que o Tile P Avalon® Streaming FPGA IP para PCI Express* mostra um aviso do RDC-50002?

Ambiente

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Devido a um problema no Software Quartus® Prime Pro Edition versão 21.4 e mais recente, você poderá ver a seguinte violação da regra do Design Assistant para o Software de transmissão Avalon® P-tile FPGA IP para PCI Express*

    • RDC-50002 - Reconvergência de Múltiplos Sincronizadores de reset assíncrono em um domínio de redefinição comum

    Resolução

    Essa violação é segura de ignorar.

    Para renunciar ao aviso, copie o arquivo da_drc.dawf do tile P Avalon® Streaming FPGA IP para projeto de exemplo PIO PCI Express* adicioná-lo àpasta do projeto e recompilar.

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    FPGAs e FPGAs SoC Intel® Agilex™ 7 série F

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.