ID do artigo: 000096577 Tipo de conteúdo: Solução de problemas Última revisão: 29/11/2023

Por que a eCPRI Intel® FPGA IP redefinir a polaridade invertida no Platform Designer?

Ambiente

    Intel® Quartus® Prime Pro Edition
    CPRI Intel®
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema no eCPRI Intel® FPGA IP versão 2.0.4 ou anterior, os mapas de sinal de redefinição de entrada para polaridade incorreta quando instanciados no Platform Designer. A redefinição de entrada para o eCPRI Intel® FPGA IP estiver ativa baixa, o Platform Designer deve mapear automaticamente o tipo de sinal para "reset_n" em vez de redefinir.

Resolução

Para contornar esse problema, execute as seguintes etapas:

1). Abra o arquivo ecpri_interface.tcl disponível em <quartus_instalation_dir>/ip/altera_cloud/ecpri/ecpri_hw_tcl/.

2). Encontre e substitua a seguinte linha:

A partir do add_interface_port $port_name $port_name reset input 1
Para add_interface_port $port_name $port_name reset_n entrada 1

Esse problema foi corrigido a partir da versão 23.3 do webcore eCPRI Intel® FPGA IP.

Produtos relacionados

Este artigo aplica-se a 9 produtos

FPGA Intel® Stratix® 10 DX
FPGA Intel® Stratix® 10 GX
FPGA Intel® Stratix® 10 MX
FPGA Intel® Stratix® 10 NX
FPGA Intel® Stratix® 10 SX SoC
FPGA Intel® Stratix® 10 TX
FPGAs e FPGAs SoC Intel® Agilex™ 7 série F
FPGAs e FPGAs SoC Intel® Agilex™ série I
FPGAs Intel® Arria® 10 e FPGAs SoC

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.