ID do artigo: 000096578 Tipo de conteúdo: Solução de problemas Última revisão: 17/04/2024

Por que a polaridade de redefinição O-RAN FPGA IP é invertida no Platform Designer?

Ambiente

    Intel® Quartus® Prime Pro Edition
    Interfaces
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema na O-RAN FPGA versão IP 1.9.1 e anterior, os mapas de sinal de redefinição de entrada para polaridade incorreta quando instanciados no Platform Designer. Como a redefinição de entrada para o O-RAN FPGA IP estiver baixa ativa, o Platform Designer deve mapear automaticamente o tipo de sinal para reset_n em vez de tipo de redefinição.

Resolução

Para contornar esse problema, execute as seguintes etapas:

1). Abra o arquivo oran_hw.tcl disponível em <quartus_instalation_dir>/ip/altera_cloud/oran/src/.

2). Encontre e substitua as seguintes linhas de código:

a). A partir add_interface_port rst_tx_n rst_tx_n redefinição de ENTRADA 1
Para add_interface_port rst_tx_n rst_tx_n reset_n ENTRADA 1.

b). A partir add_interface_port rst_rx_n rst_rx_n redefinição de ENTRADA 1
Para add_interface_port rst_rx_n rst_rx_n reset_n ENTRADA 1

c). A partir do add_interface_port rst_csr_n rst_csr_n de redefinição de ENTRADA 1
Para add_interface_port rst_csr_n rst_csr_n reset_n ENTRADA 1

Produtos relacionados

Este artigo aplica-se a 9 produtos

FPGAs e FPGAs SoC Intel® Agilex™ 7 série F
FPGAs e FPGAs SoC Intel® Agilex™ série I
FPGAs Intel® Arria® 10 e FPGAs SoC
FPGA Intel® Stratix® 10 DX
FPGA Intel® Stratix® 10 GX
FPGA Intel® Stratix® 10 MX
FPGA Intel® Stratix® 10 NX
FPGA Intel® Stratix® 10 SX SoC
FPGA Intel® Stratix® 10 TX

1

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.