Descrição
Você pode receber esse erro no Intel® Quartus® Software Prime Pro Edition ao compilar um projeto que usa partições de projeto e uma interface SystemVerilog.
O problema ocorre quando os seguintes casos são verdadeiros
- o módulo de partição de projeto acessa diretamente os membros internos de uma interface SystemVerilog
- a interface SystemVerilog é instanciada fora da partição de projeto
- a interface SystemVerilog não usa uma modporta para definir a direcionalidade desse acesso através do limite da partição
Implementar uma partição de projeto no limite de um módulo que usa uma interface SystemVerilog sem especificar a direção de todas as portas dentro da interface através de uma modporta não é suportada.
Resolução
Para evitar esse erro, use a construção de modport para definir explicitamente a direção de todos os sinais dentro da interface através do limite da partição.