ID do artigo: 000096873 Tipo de conteúdo: Errata Última revisão: 22/05/2025

Por que o sinal o_rx_pcs_ready falha ao afirmar no hardware para a variante PAM4 da Ethernet F-Tile FPGA Hard IP?

Ambiente

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema na versão 23.3 ou anterior do Software Quartus® Prime Pro Edition, o sinal o_rx_pcs_ready falhará em afirmar no hardware para a variante PAM4 da Ethernet F-Tile FPGA Hard IP quando a variante está usando um clock de referência PMA de 312,5 MHz e a atribuição do Arquivo de configuração Quartus (QSF) VSR_MODE_LOW_LOSS está sendo usada.

Resolução

Para contornar esse problema, desabilite o VSR_MODE_LOW_LOSS de atribuição de QSF.
Este problema está programado para ser corrigido em uma versão futura do software Quartus® Prime Pro Edition.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs e FPGAs SoC Intel® Agilex™ 7

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.