ID do artigo: 000096976 Tipo de conteúdo: Errata Última revisão: 18/04/2024

Por que a Ethernet F-Tile FPGA avisos críticos para a bandeira Hard IP para variantes de cadência personalizada externa multi instância?

Ambiente

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema com os requisitos de temporização no Software Quartus® Prime Pro Edition versão 23.3, o Software Quartus® Prime Pro Edition versão 23.3 sinalizará um aviso crítico para múltiplas instâncias com variantes de cadência personalizadas externas.

Resolução

Não há nenhuma solução alternativa disponível.
Esse problema está programado para ser corrigido em uma versão futura do software Intel® Quartus® Prime Pro Edition.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs e FPGAs SoC Intel® Agilex™ 7

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.