Por que há uma incompatibilidade no resultado de saída IP de FPGA Polar 5G entre o modelo de simulação MATLAB* e RTL?

Devido a um problema com a formatação de dados de entrada e dados de parâmetros e dados de saída do codificador ao usar a versão 5G Polar FPGA IP 2.0.0, você observará uma incompatibilidade no resultado de saída 5G Polar FPGA IP entre o modelo de simulação MATLAB* e RTL.

Para contornar esse problema, siga as etapas detalhadas abaixo.

1. Comece usando o exemplo Matlab* do guia do usuário polar5g_codec_tb(4, 2, 4,1) para executar o Matlab*.
2. O Matlab* gera arquivos de polar5g_enc_in.txt, polar5g_enc_out.txt e polar5g_codec_param.txt no Diretório de exemplo do <Design>/Matlab/ pasta.
3. Modifique esses 3 arquivos adicionando um 0 na primeira linha de cada arquivo conforme mostrado abaixo.

Por exemplo:

Abaixo está o polar5g_enc_in.txt gerado

1 1 1 1 0 0 0 0 0 1 1 0 1 0 0 0 1 1 0 0 0 1 1 0 1 1 0 1 1 0 1 0
1 0 0 1 1 1 1 1 1 0 1 0

polar5g_enc_in.txt modificado

0
1 1 1 1 0 0 0 0 0 1 1 0 1 0 0 0 1 1 0 0 0 1 1 0 1 1 0 1 1 0 1 0
1 0 0 1 1 1 1 1 1 0 1 0

4. Copie e cole os 3 arquivos modificados na pasta <Design Example Directory>/test_data .
5. A simulação padrão executa 300 quadros. Portanto, modifique frm_lmt variável no polar5g_enc_tb.sv para 1 frame a partir da pasta <Design Example Directory>/src .
6. Execute a simulação RTL.
7. A saída do codificador Matlab* agora corresponde à saída rtl.

#NOTE: A simulação informa que a falha como o local 0 na primeira linha de cada arquivo não é idêntica ao local usado pelo MATLAB*. Os padrões subsequentes de 64 bits são os mesmos. Ela pode ser verificada manualmente no arquivo polar5g_enc_out.txt .

Este problema foi corrigido a partir da versão 24.1 do IP 5G Polar FPGA.